Docket No.: 60188-700 **PATENT** 

#### IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of Customer Number: 20277

Toyoji ITO, et al. Confirmation Number:

Serial No.: Group Art Unit:

Filed: November 13, 2003 Examiner:

For: SEMICONDUCTOR DEVICE AND METHOD FOR FABRICATING THE SAME

# **CLAIM OF PRIORITY AND** TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT

Mail Stop CPD Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

In accordance with the provisions of 35 U.S.C. 119, Applicants hereby claim the priority of:

Japanese Patent Application No. JP 2002-329425, filed November 13, 2002. Japanese Patent Application No. JP 2003-337280, filed September 29, 2003.

cited in the Declaration of the present application. A certified copy of Japanese Patent Application No. JP 2002-329425 is submitted herewith.

Respectfully submitted,

MØDERMOTT, WILL & EMERY

Michael E. Pogarty Registration No. 36,139

600 13th Street, N.W. Washington, DC 20005-3096 (202) 756-8000 MEF:gav Facsimile: (202) 756-8087 Date: November 13, 2003

60188-700 Toyoji ITO, et al. November 13, 2003

# 日本国特許庁

JAPAN PATENT OFFICE

McDermott, Will & Emery

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年11月13日

出願番号

Application Number:

特願2002-329425

[ ST.10/C ]:

[JP2002-329425]

出 願 人
Applicant(s):

): 松下電器産業株式会社

.

2003年 6月17日

特許庁長官 Commissioner, Japan Patent Office



【書類名】

特許願

【整理番号】

2926430240

【提出日】

平成14年11月13日

【あて先】

特許庁長官 殿

【国際特許分類】

H01L 27/10

【発明者】

【住所又は居所】

大阪府門真市大字門真1006番地 松下電器産業株式

会社内

【氏名】

伊東 豊二

【発明者】

【住所又は居所】

大阪府門真市大字門真1006番地 松下電器産業株式

会社内

【氏名】

藤井 英治

【発明者】

【住所又は居所】

大阪府門真市大字門真1006番地 松下電器産業株式

会社内

【氏名】

梅田 和男

【特許出願人】

【識別番号】

000005821

【氏名又は名称】

松下電器産業株式会社

【代理人】

【識別番号】

100077931

【弁理士】

【氏名又は名称】

前田 弘

【選任した代理人】

【識別番号】

100094134

【弁理士】

【氏名又は名称】 小山

廣毅



# 【選任した代理人】

【識別番号】 100110939

【弁理士】

【氏名又は名称】 竹内 宏

【選任した代理人】

【識別番号】 100110940

【弁理士】

【氏名又は名称】 嶋田 高久

【選任した代理人】

【識別番号】 100113262

【弁理士】

【氏名又は名称】 竹内 祐二

【選任した代理人】

【識別番号】 100115059

【弁理士】

【氏名又は名称】 今江 克実

【選任した代理人】

【識別番号】

100115510

【弁理士】

【氏名又は名称】 手島 勝

【選任した代理人】

【識別番号】 100115691

【弁理士】

【氏名又は名称】 藤田 篤史

【手数料の表示】

【予納台帳番号】 014409

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 0006010

【プルーフの要否】 要

【書類名】

明細書

【発明の名称】

半導体装置及びその製造方法

【特許請求の範囲】

【請求項1】 半導体基板に形成された複数のセル選択トランジスタと、

前記半導体基板上に前記複数のセル選択トランジスタとそれぞれ電気的に接続 されるように形成され、それぞれが強誘電体又は高誘電体からなる容量絶縁膜を 有する複数のキャパシタを含むキャパシタ列と、

前記半導体基板上に前記複数のセル選択トランジスタとそれぞれ電気的に接続 され、前記キャパシタ列よりも下方に形成された複数のビット線とを備え、

前記キャパシタ列は上下を含めその周囲が水素バリア膜により覆われていることを特徴とする半導体装置。

【請求項2】 前記水素バリア膜の上方に形成された配線をさらに備え、 前記各ビット線は、前記水素バリア膜の外側で前記配線と電気的に接続されて いることを特徴とする請求項1に記載の半導体装置。

【請求項3】 前記水素バリア膜は、

前記各セル選択トランジスタ及び各キャパシタの間に形成された導電性下部水 素バリア膜と、

前記複数のビット線及びキャパシタ列の間に形成された絶縁性下部水素バリア 膜と、

前記キャパシタ列の上側に形成された上部水素バリア膜とから構成されている ことを特徴とする請求項1又は2に記載の半導体装置。

【請求項4】 前記各セル選択トランジスタと前記各キャパシタとは、前記 絶縁性下部水素バリア膜を貫通するプラグによって電気的に接続され、

前記導電性下部水素バリア膜は、前記絶縁性下部水素バリア膜上で且つ前記プラグの上面を覆うように形成されていることを特徴とする請求項3に記載の半導体装置。

【請求項5】 前記各キャパシタは、前記導電性下部水素バリア膜の上に形成された下部電極と、前記下部電極の上に形成された前記容量絶縁膜と、前記容量絶縁膜の上に形成された上部電極とから構成されており、

前記キャパシタ列は、前記キャパシタと同一の構成を持つダミーキャパシタを 含み、

前記上部電極は、前記ダミーキャパシタにおける前記上部電極と前記下部電極 とが電気的に接続されることにより、前記導電性下部水素バリア膜及びプラグを 介して前記半導体基板と導通状態にあることを特徴とする請求項4に記載の半導 体装置。

【請求項6】 前記導電性下部水素バリア膜における端面は、前記絶縁性下部水素バリア膜と接していることを特徴とする請求項3に記載の半導体装置。

【請求項7】 前記各セル選択トランジスタと前記各キャパシタとは、前記 絶縁性下部水素バリア膜を貫通するプラグによって電気的に接続され、

前記導電性下部水素バリア膜は、前記プラグの側面に形成されることにより、 前記絶縁性下部水素バリア膜と接していることを特徴とする請求項3に記載の半 導体装置。

【請求項8】 下部水素バリア膜と、

前記下部水素バリア膜の上に形成され、それぞれが強誘電体又は高誘電体から なる容量絶縁膜を有する複数のキャパシタを含むキャパシタ列と、

前記キャパシタ列の上方を覆うように形成され、前記下部水素バリア膜における前記キャパシタ列の外側の領域が露出した溝部を有する層間絶縁膜と、

前記層間絶縁膜の上に前記溝部の壁面及び底面を含むように全面に形成され、 前記下部水素バリア膜と前記溝部の底面で接する上部水素バリア膜とを備えてい ることを特徴とする半導体装置。

【請求項9】 下部水素バリア膜と、

前記下部水素バリア膜の上に形成され、それぞれが強誘電体又は高誘電体から なる容量絶縁膜を有する複数のキャパシタを含むキャパシタ列と、

前記キャパシタ列の側方を覆うと共に、前記下部水素バリア膜における前記キャパシタ列の外側部分と接するように形成された側壁水素バリア膜と、

前記キャパシタ列の上方を覆うと共に、前記側壁水素バリア膜と接するように 形成された上部水素バリア膜とを備えていることを特徴とする半導体装置。

【請求項10】 半導体基板に複数のセル選択トランジスタを形成する工程

と、

前記半導体基板上に前記セル選択トランジスタと電気的に接続されるビット線 を形成する工程と、

前記ビット線の上方に絶縁性下部水素バリア膜を形成する工程と、

前記絶縁性下部水素バリア膜を貫通して前記各選択トランジスタに達する複数 の第1のプラグを形成する工程と、

前記絶縁性下部水素バリア膜の上に、前記各第1のプラグの上面を覆うように 複数の導電性下部水素バリア膜を選択的に形成する工程と、

前記各導電性下部水素バリア膜の上に、それぞれが強誘電体又は高誘電体から なる容量絶縁膜を有する複数のキャパシタを含むキャパシタ列を形成する工程と

前記キャパシタ列の上方に上部水素バリア膜を形成する工程とを備えていることを特徴とする半導体装置の製造方法。

【請求項11】 半導体基板に複数のセル選択トランジスタを形成する工程と、

前記半導体基板上に前記セル選択トランジスタと電気的に接続されるビット線 を形成する工程と、

前記各選択トランジスタに達する複数の第1のプラグを形成する工程と、

前記各第1のプラグの上に、その上面を覆うように複数の導電性下部水素バリア膜を選択的に形成する工程と、

前記各導電性下部水素バリア層の側方の領域を覆うと共に、前記導電性下部水 素バリア層の各端面を覆うように絶縁性下部水素バリア層を形成する工程と、

前記各導電性下部水素バリア膜の上に、それぞれが強誘電体又は高誘電体から なる容量絶縁膜を有する複数のキャパシタを含むキャパシタ列を形成する工程と

前記キャパシタ列の上方に上部水素バリア膜を形成する工程とを備えていることを特徴とする半導体装置の製造方法。

【請求項12】 半導体基板に複数のセル選択トランジスタを形成する工程と、

前記半導体基板上に前記セル選択トランジスタと電気的に接続されるビット線 を形成する工程と、

前記ビット線の上方に絶縁性下部水素バリア膜を形成する工程と、

前記絶縁性下部水素バリア膜を貫通して前記各選択トランジスタに達する複数 のコンタクトホールを形成する工程と、

前記各コンタクトホールの壁面及び底面上に、その上端部が前記絶縁性下部水 素バリア膜と接する導電性下部水素バリア膜を形成し、少なくとも前記導電性下 部水素バリア膜を含む第1のプラグを形成する工程と、

前記各導電性下部水素バリア膜の上に、それぞれが強誘電体又は高誘電体から なる容量絶縁膜を有する複数のキャパシタを含むキャパシタ列を形成する工程と

前記キャパシタ列の上方に上部水素バリア膜を形成する工程とを備えていることを特徴とする半導体装置の製造方法。

【請求項13】 前記上部水素バリア膜を形成する工程よりも後に、

前記半導体基板の上に前記上部水素バリア膜を含む全面にわたって層間絶縁膜 を形成する工程と、

前記層間絶縁膜における前記上部水素バリア膜が形成された領域の外側部分に 前記ビット線と接続される第2のプラグを形成する工程と、

前記層間絶縁膜の上に、前記第2のプラグと接する配線を形成する工程とをさらに備えていることを特徴とする請求項10~12のうちのいずれか1項に記載の半導体装置の製造方法。

【請求項14】 前記上部水素バリア膜を形成する工程は、

前記上部水素バリア膜を、前記絶縁性下部水素バリア膜における前記キャパシタ列の外側の領域で接触するように形成する工程を含むことを特徴とする請求項10~12のうちのいずれか1項に記載の半導体装置の製造方法。

【請求項15】 半導体基板上に下部水素バリア膜を形成する工程と、

前記下部水素バリア膜の上に、それぞれが強誘電体又は高誘電体からなる容量 絶縁膜を有する複数のキャパシタを含むキャパシタ列を形成する工程と、

前記キャパシタ列の上方を覆う層間絶縁膜を形成する工程と、

前記層間絶縁膜に、前記下部水素バリア膜における前記キャパシタ列の外側の 領域を露出する溝部を形成する工程と、

前記層間絶縁膜の上に前記下部水素バリア膜と前記溝部の底面で接するように 上部水素バリア膜を形成する工程とを備えていることを特徴とする半導体装置の 製造方法。

【請求項16】 半導体基板上に下部水素バリア膜を形成する工程と、

前記下部水素バリア膜の上に、それぞれが強誘電体又は高誘電体からなる容量 絶縁膜を有する複数のキャパシタを含むキャパシタ列を形成する工程と、

前記キャパシタ列の側方を覆うと共に、前記下部水素バリア膜における前記キャパシタ列の外側部分と接するように側壁水素バリア膜を形成する工程と、

前記キャパシタ列の上方を覆うと共に、前記側壁水素バリア膜と接するように 上部水素バリア膜を形成する工程とを備えていることを特徴とする半導体装置の 製造方法。

# 【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、強誘電体又は高誘電体を容量絶縁膜に用いた半導体装置及びその製造方法に関する。

[0002]

【従来の技術】

容量絶縁膜に強誘電体又は高誘電体を用いた半導体装置は、ヒステリシス特性による残留分極及び高い比誘電率を有しているため、不揮発性メモリ装置やDR AM装置の分野において、酸化シリコン又は窒化シリコンからなる容量絶縁膜を有する半導体装置と置き換わる可能性がある。

[0003]

以下、従来の強誘電体又は高誘電体を用いた容量絶縁膜を有する半導体装置の 製造方法(例えば、特許文献1)について図面を参照しながら説明する。

[0004]

まず、図21(a)に示すように、シリコンからなる半導体基板200の上部

に素子分離領域201を選択的に形成し、その後、半導体基板200上にゲート 酸化膜202及びゲート電極203を形成する。続いて、形成したゲート電極2 02をマスクとして、拡散層204を形成してMOSトランジスタを形成する。

[0005]

次に、図21(b)に示すように、半導体基板200上にMOSトランジスタを含む全面にわたって第1のシリコン酸化膜205を堆積し、堆積した第1のシリコン酸化膜205の上面をCMP法により平坦化する。続いて、第1のシリコン酸化膜205上におけるMOSトランジスタの一方の拡散層204の上側を含む領域に、第1のシリコン酸化膜205から上方に侵入する水素を防止する第1の水素バリア層206を形成する。

[0006]

次に、図21(c)に示すように、第1の水素バリア層206上における一方の拡散層204を露出する第1のコンタクトホールを形成し、続いて、形成した第1のコンタクトホールに第1のプラグ207を充填して形成する。その後、第1の水素バリア層206上に、第1のプラグ207を覆うように該第1のプラグ207の酸化を防止する酸素バリア層208を形成する、続いて、酸素バリア層208の上に、下部電極209、強誘電体からなる容量絶縁膜210及び上部電極211により構成されるキャパシタ212を形成する。

[0007]

次に、図22(a)に示すように、第1のシリコン酸化膜205の上に、キャパシタ212及び第1の水素バリア層206を含む全面にわたって第2のシリコン酸化膜213を堆積し、堆積した第2のシリコン酸化膜213の上面をCMP法により平坦化する。続いて、第2のシリコン酸化膜213上におけるキャパシタ212の上側を含む領域に、上方からの水素の侵入を防止する第2の水素バリア層214を形成する。

[0008]

次に、図22(b)に示すように、第2のシリコン酸化膜213の上に、第2の水素バリア層214を含む全面にわたって第3のシリコン酸化膜215を堆積し、堆積した第3のシリコン酸化膜215の上面をCMP法により平坦化する。

続いて、第3のシリコン酸化膜215、第2のシリコン酸化膜213及び第1のシリコン酸化膜205にMOSトランジスタの他方の拡散層204を露出する第2のコンタクトホールを形成し、形成した第2のコンタクトホールに第2のプラグ216を充填して形成する。その後、第3のシリコン酸化膜215に上に、第2のプラグ216と接続されるように、配線217を形成する。

[0009]

さらに、図示はしないが、酸化シリコン等からなる層間絶縁膜と配線とを順次 形成した後、保護膜の形成を行なう。

[0010]

【特許文献1】

特開平11-8355号公報(第3-5頁、第1-3図)

[0011]

【発明が解決しようとする課題】

強誘電体又は高誘電体は、結晶構造がその特性を決定する酸化物であるため、 水素による還元作用の影響が大きい。一方、MOSトランジスタの形成プロセス 、多層配線の形成プロセス、及び保護膜の形成プロセス等には、水素ガスはもと より、水素原子を含むシランガス、レジスト材料及び水(水分)等を用いる工程 を多く含む。

[0012]

しかしながら、前記従来の半導体装置の製造方法は、キャパシタ212の側方に水素バリア層206、214を設けておらず、その結果、第2のシリコン酸化膜213を水素に対するバリア領域として比較的大きな領域とする必要がある。また、それぞれのキャパシタ212の側方にも水素バリア層を形成することにすると、各キャパシタ212の側方に水素バリア層を設ける領域がそれぞれ必要となる。

[0013]

従って、キャパシタ212の側方に水素バリア層を形成しても、また形成しなくても、MOSトランジスタとキャパシタ212とからなる単位セルの面積を小さくすることができないという問題がある。

[0014]

本発明は、強誘電体又は高誘電体を用いた容量絶縁膜を有する半導体装置において、容量絶縁膜の水素による劣化を防止しながら、単位セルの面積を小さくすることができるようにすることを目的とする。

[0015]

【課題を解決するための手段】

前記の目的を達成するため、本発明は、強誘電体又は高誘電体を用いた容量絶 縁膜を有する半導体装置を、複数のキャパシタを含むキャパシタ列の周囲、すな わち上方、下方及び側方の三方向を水素バリア膜により覆う構成とする。

[0016]

具体的に、本発明に係る第1の半導体装置は、半導体基板に形成された複数のセル選択トランジスタと、半導体基板上に複数のセル選択トランジスタとそれぞれ電気的に接続されるように形成され、それぞれが強誘電体又は高誘電体からなる容量絶縁膜を有する複数のキャパシタを含むキャパシタ列と、半導体基板上に複数のセル選択トランジスタとそれぞれ電気的に接続され、キャパシタ列よりも下方に形成された複数のビット線とを備え、キャパシタ列は上下を含めその周囲が水素バリア膜により覆われている。

[0017]

第1の半導体装置によると、複数のキャパシタを含むキャパシタ列は上下を含めその周囲が水素バリア膜により覆われているため、各キャパシタを構成する容量絶縁膜の水素による劣化を防止することができる。その上、水素バリア膜は、個々のキャパシタを覆うのではなく、キャパシタ列としてまとめて覆う構成を採るため、セル選択トランジスタとキャパシタとからなる単位セルの面積が大きくなることがない。

[0018]

第1の半導体装置は、水素バリア膜の上方に形成された配線をさらに備え、各 ビット線は、水素バリア膜の外側で配線と電気的に接続されていることが好まし い。

[0019]

第1の半導体装置において、水素バリア膜は、各セル選択トランジスタ及び各キャパシタの間に形成された導電性下部水素バリア膜と、複数のビット線及びキャパシタ列の間に形成された絶縁性下部水素バリア膜と、キャパシタ列の上側に形成された上部水素バリア膜とから構成されていることが好ましい。

[0020]

このようにすると、各セル選択トランジスタと各キャパシタとは導電性下部水 素バリア膜により電気的に接続されるため、各セル選択トランジスタと各キャパ シタとの導通が確保される。

# [0021]

この場合に、各セル選択トランジスタと各キャパシタとは、絶縁性下部水素バリア膜を貫通するプラグによって電気的に接続され、導電性下部水素バリア膜は、絶縁性下部水素バリア膜上で且つプラグの上面を覆うように形成されていることが好ましい。

# [0022]

さらにこの場合に、各キャパシタは、導電性下部水素バリア膜の上に形成された下部電極と、下部電極の上に形成された容量絶縁膜と、容量絶縁膜の上に形成された上部電極とから構成されており、キャパシタ列はキャパシタと同一の構成を持つダミーキャパシタを含み、上部電極は、ダミーキャパシタにおける上部電極と下部電極とが電気的に接続されることにより、導電性下部水素バリア膜及びプラグを介して半導体基板と導通状態にあることが好ましい。

[0023]

このようにすると、キャパシタ列の上方が水素バリア膜に覆われた状態でも、 半導体基板から上部電極に対して所定の電位を供給することができる。

[0024]

また、水素バリア膜が導電性下部水素バリア膜と絶縁性下部水素バリア膜と上部水素バリア膜とから構成される場合に、導電性下部水素バリア膜における端面は、絶縁性下部水素バリア膜と接していることが好ましい。

[0025]

また、水素バリア膜が導電性下部水素バリア膜と絶縁性下部水素バリア膜と上

部水素バリア膜とから構成される場合に、各セル選択トランジスタと各キャパシタとは、絶縁性下部水素バリア膜を貫通するプラグによって電気的に接続され、 導電性下部水素バリア膜は、プラグの側面に形成されることにより、絶縁性下部 水素バリア膜と接していることが好ましい。

# [0026]

本発明に係る第2の半導体装置は、下部水素バリア膜と、下部水素バリア膜の 上に形成され、それぞれが強誘電体又は高誘電体からなる容量絶縁膜を有する複数のキャパシタを含むキャパシタ列と、キャパシタ列の上方を覆うように形成され、下部水素バリア膜におけるキャパシタ列の外側の領域が露出した溝部を有する層間絶縁膜と、層間絶縁膜の上に溝部の壁面及び底面を含むように全面に形成され、下部水素バリア膜と溝部の底面で接する上部水素バリア膜とを備えている

## [0027]

第2の半導体装置によると、下部水素バリア膜におけるキャパシタ列の外側の 領域が露出した溝部を有する層間絶縁膜と、層間絶縁膜の上に溝部の壁面及び底 面を含むように全面に形成され、下部水素バリア膜と溝部の底面で接する上部水 素バリア膜とを備えているため、単位セルの面積を増加させることなく、横方向 (基板面に平行な方向)に対する水素バリア性を確保できる。また、層間絶縁膜 は溝部のみの比較的に小さい面積を除去するため、上部水素バリア膜をパターニ ングする際に、キャパシタ列上に形成するレジスト膜の膜厚が小さくなることが ない。その上、上部水素バリア膜をパターニングした後に、その上に形成する他 の層間絶縁膜の平坦度が向上する。

#### [0028]

本発明に係る第3の半導体装置は、下部水素バリア膜と、下部水素バリア膜の上に形成され、それぞれが強誘電体又は高誘電体からなる容量絶縁膜を有する複数のキャパシタを含むキャパシタ列と、キャパシタ列の側方を覆うと共に、下部水素バリア膜におけるキャパシタ列の外側部分と接するように形成された側壁水素バリア膜と、キャパシタ列の上方を覆うと共に、側壁水素バリア膜と接するように形成された上部水素バリア膜とを備えている。

# [0029]

第3の半導体装置によると、キャパシタ列の側方を覆うと共に下部水素バリア膜におけるキャパシタ列の外側部分と接するように形成された側壁水素バリア膜と、キャパシタ列を覆うと共に側壁水素バリア膜と接するように形成された上部水素バリア膜とを備えているため、横方向(基板面に平行な方向)に対する水素バリア性を確保することができ、且つ単位セルの面積を増加させることがない。また、側壁水素バリア膜が上部水素バリア膜と独立した構成であるため、キャパシタにより上面に形成される段差が比較的に大きい場合であっても、上部水素バリア膜のカバレッジが良好となる。

# [0030]

本発明に係る第1の半導体装置の製造方法は、半導体基板に複数のセル選択トランジスタを形成する工程と、半導体基板上にセル選択トランジスタと電気的に接続されるビット線を形成する工程と、ビット線の上方に絶縁性下部水素バリア膜を形成する工程と、絶縁性下部水素バリア膜を貫通して各選択トランジスタに達する複数の第1のプラグを形成する工程と、絶縁性下部水素バリア膜の上に、各第1のプラグの上面を覆うように複数の導電性下部水素バリア膜を選択的に形成する工程と、各導電性下部水素バリア膜の上に、それぞれが強誘電体又は高誘電体からなる容量絶縁膜を有する複数のキャパシタを含むキャパシタ列を形成する工程と、キャパシタ列の上方に上部水素バリア膜を形成する工程とを備えている。

# [0031]

第1の半導体装置の製造方法によると、絶縁性下部水素バリア膜を貫通して各選択トランジスタに達する複数の第1のプラグを形成し、その後、絶縁性下部水素バリア膜の上に、各第1のプラグの上面を覆うように複数の導電性下部水素バリア膜を選択的に形成するため、絶縁性下部水素バリア膜と導電性下部水素バリア膜との間から水素が浸入することがない。その上、上部水素バリア膜及び絶縁性下部水素バリア膜は、個々のキャパシタを覆うのではなく、キャパシタ列としてまとめて覆うため、セル選択トランジスタとキャパシタとからなる単位セルの面積が大きくなることがない。

# [0032]

本発明に係る第2の半導体装置の製造方法は、半導体基板に複数のセル選択トランジスタを形成する工程と、半導体基板上にセル選択トランジスタと電気的に接続されるビット線を形成する工程と、各選択トランジスタに達する複数の第1のプラグを形成する工程と、各第1のプラグの上に、その上面を覆うように複数の導電性下部水素バリア膜を選択的に形成する工程と、各導電性下部水素バリア層の側方の領域を覆うと共に、導電性下部水素バリア層の各端面を覆うように絶縁性下部水素バリア層を形成する工程と、各導電性下部水素バリア膜の上に、それぞれが強誘電体又は高誘電体からなる容量絶縁膜を有する複数のキャパシタを含むキャパシタ列を形成する工程と、キャパシタ列の上方に上部水素バリア膜を形成する工程とを備えている。

# [0033]

第2の半導体装置の製造方法によると、第1のプラグの上にその上面を覆うように複数の導電性下部水素バリア膜を選択的に形成し、その後、各導電性下部水素バリア層の側方の領域を覆うと共に導電性下部水素バリア層の各端面を覆うように絶縁性下部水素バリア層を形成するため、各導電性下部水素バリア膜の端面と絶縁性下部水素バリア膜とが接触するので、絶縁性下部水素バリア膜と各導電性下部水素バリア膜との間から水素が浸入することがない。その上、上部水素バリア膜及び絶縁性下部水素バリア膜は、個々のキャパシタを覆うのではなく、キャパシタ列としてまとめて覆うため、セル選択トランジスタとキャパシタとからなる単位セルの面積が大きくなることがない。

#### [0034]

本発明に係る第3の半導体装置の製造方法は、半導体基板に複数のセル選択トランジスタを形成する工程と、半導体基板上にセル選択トランジスタと電気的に接続されるビット線を形成する工程と、ビット線の上方に絶縁性下部水素バリア膜を形成する工程と、絶縁性下部水素バリア膜を貫通して各選択トランジスタに達する複数のコンタクトホールを形成する工程と、各コンタクトホールの壁面及び底面上に、その上端部が絶縁性下部水素バリア膜と接する導電性下部水素バリア膜を形成し、少なくとも導電性下部水素バリア膜を含む第1のプラグを形成す

る工程と、各導電性下部水素バリア膜の上に、それぞれが強誘電体又は高誘電体 からなる容量絶縁膜を有する複数のキャパシタを含むキャパシタ列を形成する工 程と、キャパシタ列の上方に上部水素バリア膜を形成する工程とを備えている。

# [0035]

第3の半導体装置の製造方法によると、絶縁性下部水素バリア膜を貫通して各選択トランジスタに達する複数のコンタクトホールを形成した後、各コンタクトホールの壁面及び底面上に、その上端部が絶縁性下部水素バリア膜と接する導電性下部水素バリア膜を形成し、少なくとも導電性下部水素バリア膜を含む第1のプラグを形成する。このため、各導電性下部水素バリア膜が、その表面に導電性下部水素バリア膜を含む第1のプラグと接触するので、絶縁性下部水素バリア膜と第1のプラグとの間から水素が浸入することがない。その上、上部水素バリア膜及び絶縁性下部水素バリア膜は、個々のキャパシタを覆うのではなく、キャパシタ列としてまとめて覆うため、セル選択トランジスタとキャパシタとからなる単位セルの面積が大きくなることがない。

# [0036]

第1~第3の半導体装置の製造方法は、上部水素バリア膜を形成する工程よりも後に、半導体基板の上に上部水素バリア膜を含む全面にわたって層間絶縁膜を形成する工程と、層間絶縁膜における上部水素バリア膜が形成された領域の外側部分にビット線と接続される第2のプラグを形成する工程と、層間絶縁膜の上に、第2のプラグと接する配線を形成する工程とをさらに備えていることが好ましい。

#### [0037]

また、第1~第3の半導体装置の製造方法において、上部水素バリア膜を形成する工程は、上部水素バリア膜を、絶縁性下部水素バリア膜におけるキャパシタ列の外側の領域で接触するように形成する工程を含むことが好ましい。

#### [0038]

本発明に係る第4の半導体装置の製造方法は、半導体基板上に下部水素バリア 膜を形成する工程と、下部水素バリア膜の上に、それぞれが強誘電体又は高誘電 体からなる容量絶縁膜を有する複数のキャパシタを含むキャパシタ列を形成する 工程と、キャパシタ列の上方を覆う層間絶縁膜を形成する工程と、層間絶縁膜に下部水素バリア膜におけるキャパシタ列の外側の領域を露出する溝部を形成する工程と、層間絶縁膜の上に下部水素バリア膜と溝部の底面で接するように上部水素バリア膜を形成する工程とを備えている。

# [0039]

第4の半導体装置の製造方法によると、キャパシタ列の上方を覆う層間絶縁膜を形成し、形成した層間絶縁膜に、下部水素バリア膜におけるキャパシタ列の外側の領域を露出する溝部を形成した後、層間絶縁膜の上に下部水素バリア膜と溝部の底面で接するように上部水素バリア膜を形成する。このように、キャパシタ列を覆う層間絶縁膜に溝部を設けるため、層間絶縁膜の上に形成する上部水素バリア膜は該溝部の底面により下部水素バリア膜と接するので、単位セル面積を増加させることなく、横方向(基板面に平行な方向)に対する水素バリア性を確保することができる。また、層間絶縁膜に設ける溝部は、その形成部分のみが除去されるため、上部水素バリア膜をパターニングする際に、キャパシタ列上のレジスト膜の膜厚が小さくなることがない。さらに、溝部をキャパシタ列ごとに形成するため、上部水素バリア膜をパターニングした後に、その上に他の層間絶縁膜を形成しても、他の層間絶縁膜における溝部への埋め込み後の平坦度が向上する

## [0040]

本発明に係る第5の半導体装置の製造方法は、半導体基板上に下部水素バリア膜を形成する工程と、下部水素バリア膜の上にそれぞれが強誘電体又は高誘電体からなる容量絶縁膜を有する複数のキャパシタを含むキャパシタ列を形成する工程と、キャパシタ列の側方を覆うと共に下部水素バリア膜におけるキャパシタ列の外側部分と接するように側壁水素バリア膜を形成する工程と、キャパシタ列の上方を覆うと共に側壁水素バリア膜と接するように上部水素バリア膜を形成する工程とを備えている。

#### [0041]

第5の半導体装置の製造方法によると、キャパシタ列の側方を覆うと共に下部 水素バリア膜におけるキャパシタ列の外側部分と接するように側壁水素バリア膜 を形成し、その後、キャパシタ列の上方を覆うと共に側壁水素バリア膜と接するように上部水素バリア膜を形成する。このように、キャパシタ列は、側壁水素バリア膜と、該側壁水素バリア膜と接する上部水素バリア膜とにより覆われているため、単位セル面積を増加させることなく、横方向(基板面に平行な方向)に対する水素バリア性を確保することができる。また、側壁水素バリア膜を上部水素バリア膜とは独立して形成するため、キャパシタ列による段差が大きい場合でも、上部水素バリア膜のカバレッジが良好となる。

[0042]

【発明の実施の形態】

(第1の実施形態)

本発明の第1の実施形態について図面を参照しながら説明する。

[0043]

図1は本発明の第1の実施形態に係る半導体装置の部分的な断面構成を示している。

[0044]

図1に示すように、例えばシリコン(Si)からなる半導体基板10の上部には、深さが約300nmの素子分離領域11が選択的に形成されており、半導体基板10の主面における素子分離領域11によって区画された領域上には、膜厚が約10nmのゲート絶縁膜12と、その上に膜厚が約200nmのポリシリコンからなるゲート電極13とが形成され、該ゲート電極13の側面上には膜厚が約50nmのサイドウォール絶縁膜(図示せず)が形成されている。半導体基板10の上部には、ゲート電極12をマスクとしてイオン注入されたドレイン拡散層14A、ソース拡散層14B及び配線用拡散層14Cが形成されている。このように、それぞれがゲート絶縁膜12、ゲート電極13、ドレイン拡散層14A及びソース拡散層14Bからなる複数のMOSトランジスタが各メモリセルのセル選択トランジスタを構成している。

[0045]

各MOSトランジスタは、ゲート電極13の上側において膜厚が約200nmとなるように平坦化された酸化シリコン( $SiO_2$ )からなる第1の層間絶縁膜

15により覆われており、第1の層間絶縁膜15における各ドレイン拡散層14 Aの上側部分には、それぞれタングステン(W)からなる複数の第1プラグ16 が形成されている。ここで、図示はしていないが、各第1プラグ16の下部には、半導体基板10と接し、膜厚が約10nmのチタン(Ti)と、その上に積層 され膜厚が約20nmの窒化チタン(TiN)とからなり、ドレイン拡散層14 Aに対するバリア膜が形成されている。

## [0046]

第1の層間絶縁膜15の上には、第1プラグ16と接続されるように、膜厚が約10nmのチタン及び膜厚が約100nmのタングステンが順次堆積したビット線17が形成され、これにより、MOSトランジスタのドレイン拡散層14Aとビット線17とが第1プラグ16により電気的に接続される。

# [0047]

ビット線17は、その上側部分の膜厚が約100nmとなるように平坦化された酸化シリコンからなる第2の層間絶縁膜18により覆われている。

# [0048]

第2の層間絶縁膜18の上には、膜厚が約100nmの窒化シリコン(S $i_3$ N $_4$ )からなる絶縁性下部水素バリア膜19が形成されている。

# [0049]

絶縁性下部水素バリア膜19、第2の層間絶縁膜18及び第1の層間絶縁膜15におけるソース拡散層14Bの上側部分には、これらを貫通する、タングステンからなる複数の第2プラグ20が形成されている。ここでも、各第2プラグ20の下部には、第1プラグ16と同様に、膜厚が約10nmのチタンと、約20nmの窒化チタンとが順次積層されてなり、ソース拡散層14Bに対するバリア膜(図示せず)が形成されている。

# [0050]

絶縁性下部水素バリア膜19の上には、膜厚が約50nmの窒化チタンアルミニウム(TiAlN)からなる複数の導電性下部水素バリア膜21が各第2プラグ20をそれぞれ覆うように選択的に形成されている。また、各導電性下部水素バリア膜21の上には、それらと同一形状で膜厚が約50nmのイリジウム(I

r)と膜厚が約50 n mの酸化イリジウム( $IrO_2$ )とからなる酸素バリア膜22が形成されている。

# [0051]

酸素バリア膜22は、その上側部分の膜厚が約500nmとなるように平坦化された酸化シリコンからなる第3の層間絶縁膜23により覆われている。第3の層間絶縁膜23には、各酸素バリア膜22を露出するコンタクトホール23aがそれぞれ形成されている。

# [0052]

第3の層間絶縁膜23の各コンタクトホール23aの底面上及び壁面上には、 膜厚が約5nmの酸化イリジウムと膜厚が約50nmの白金(Pt)とからなる 下部電極24が形成されている。

## [0053]

各コンタクトホール23 a を含む第3の層間絶縁膜23の上には、膜厚が約50nmの、ストロンチウム(Sr)、ビスマス(Bi)、タンタル(Ta)及びニオブ(Nb)を主成分とするビスマス層状ペロブスカイト型酸化物である強誘電体からなる容量絶縁膜25が、下部電極24を覆うように形成されている。ここで、容量絶縁膜25における端部(図1における右端)に位置するコンタクトホール23 a 内に成膜される部分は、下部電極24を露出する開口部25 a によって他の部分と切り離されている。

# [0054]

容量絶縁膜25の上には、膜厚が約50nmの白金からなる上部電極26が形成されている。これにより、下部電極24、容量絶縁膜25及び上部電極26からなるキャパシタ27が形成され、数十個から数百個単位のキャパシタ27を1ブロックとするキャパシタ列(アレイ)が形成されている。

## [0055]

上部電極26は、容量絶縁膜25に設けられた開口部25aにより下部電極24と電気的に接続される。その結果、キャパシタ列の右端に位置するキャパシタはダミーキャパシタ27Aとなり、その下部電極24はそれと接続される第2プラグ20を介して配線用拡散層14Cと電気的に接続される。このように、第1

の実施形態に係る各キャパシタ27の上部電極26には、半導体基板10から導電性下部水素バリア膜21及び第2プラグ20を介して所定の電位を供給することができる。

# [0056]

各キャパシタ27の上部電極26は、その上側部分の膜厚が約300nmとなるように平坦化された酸化シリコンからなる第4の層間絶縁膜28により覆われている。第4の層間絶縁膜28及び第3の層間絶縁膜23におけるキャパシタ列の外側部分は、絶縁性下部水素バリア膜19が露出されるように除去されており、第4の層間絶縁膜28、第3の層間絶縁膜23及び絶縁性下部水素バリア膜19の各露出面は、膜厚が約50nmで絶縁性を有する酸化チタンアルミニウム(TiAlO)からなる上部水素バリア膜29により覆われている。さらに、上部水素バリア膜29には、絶縁性下部水素バリア膜19との接続幅が約500nmの接続部29aが形成されており、上部水素バリア膜29の接続部29aよりも外側部分は、第2の層間絶縁膜18が露出するように、絶縁性下部水素バリア膜19と共に除去されている。

# [0057]

上部水素バリア膜29及び第2の層間絶縁膜18の露出部分は、上部水素バリア膜29の上側部分の膜厚が約300nmとなるように平坦化された酸化シリコンからなる第5の層間絶縁膜30により覆われている。

# [0058]

第5の層間絶縁膜30には、キャパシタ列の外側の領域、すなわち上部水素バリア膜29の外側の領域において、ビット線17と接続されたタングステンからなる第3プラグ31が形成されている。

## [0059]

第5の層間絶縁膜30の上には、第3プラグ31を含むように、下層から順次 積層された、膜厚が約10nmのチタン(Ti)、膜厚が約50nmの窒化チタン(TiN)、膜厚が約500nmのアルミニウム(A1)、及び膜厚が約50 nmの窒化チタン(TiN)からなる配線32が形成されており、該配線32は 、第3プラグ31を介してビット線17と接続されている。 [0060]

第1の実施形態によると、メモリセルアレイを構成するキャパシタ列は、その下側に設けられた絶縁性下部水素バリア膜19、第2プラグ20と電気的に接続された導電性下部水素バリア膜21、並びにキャパシタ列の上方及び側方に設けられた上部水素バリア膜29により、基板面の上下方向及び平行な方向のすべての方向から包み込まれているため、キャパシタ27を構成する強誘電体からなる容量絶縁膜25の水素による劣化を確実に防止することができる。

[0061]

また、上部水素バリア膜29は、複数のキャパシタ27を含むキャパシタ列単位で形成されているため、水素バリア膜を一対のMOSトランジスタとキャパシタ27とからなる単位セルごとに設ける場合と異なり、セル面積を大きくすることなく横方向(基板面に平行な方向)に対する水素バリア性を確保することができる。

[0062]

また、各キャパシタ27の下部電極24と各第2プラグ20との間には、それぞれ導電性下部水素バリア膜21を設けているため、各MOSトランジスタのソース拡散層14Bと各キャパシタ27との導通が確保される。

[0063]

以下、前記のように構成された半導体装置の製造方法について図面を参照しながら説明する。

[0064]

図2(a)~図2(c)、図3、図4、図5及び図6は本発明の第1の実施形態に係る半導体装置の製造方法の工程順の断面構成を示している。

[0065]

[MOSトランジスタ形成]

まず、図2(a)に示すように、リソグラフィ法及びドライエッチング法により、シリコンからなる半導体基板10の上部に深さが約300nmの溝部を形成する。続いて、CVD法により、半導体基板10上に酸化シリコンを堆積し、化学機械研磨(CMP)法により堆積した酸化シリコンに対して平坦化を行なって

講部にシリコン酸化膜を埋め込むことにより、素子分離領域11を選択的に形成する。その後、例えば熱酸化法により、半導体基板10の主面上に膜厚が約10 nmのゲート絶縁膜を形成し、続いて、低圧CVD法により、膜厚が約200 nmのポリシリコンを堆積し、堆積したポリシリコンに対してリソグラフィ法及びドライエッチング法によりパターニングを行なって、ポリシリコンからなる複数のゲート電極13を形成する。続いて、図示はしていないが、CVD法により、半導体基板10の上にゲート電極13を覆うように膜厚が約50nmの酸化シリコンを堆積し、エッチバックを行なってサイドウォール絶縁膜を形成する。続いて、半導体基板10に対してゲート電極13及びサイドウォールをマスクとして、イオン注入を行なうことにより、ドレイン拡散層14A及びソース拡散層14Bを形成してMOSトランジスタを得る。このとき、半導体基板10におけるMOSトランジスタ形成領域を除く活性領域に配線用拡散層14Cを形成する。

[0066]

# [ビット線形成]

次に、図2(b)に示すように、CVD法により、半導体基板10の上にゲート電極13を含む全面にわたって酸化シリコンを堆積した後、CMP法により、堆積した酸化シリコンに対してゲート電極13の上側部分の膜厚が約200nmとなるように平坦化して、酸化シリコンからなる第1の層間絶縁膜15を形成する。続いて、リソグラフィ法及びドライエッチング法により、第1の層間絶縁膜15におけるドレイン拡散層14Aを露出するコンタクトホールを形成する。その後、CVD法により、第1の層間絶縁膜15の上に、膜厚が約10nmのチタン、膜厚が約20nmの窒化チタン及び膜厚が約300nmのタングステンを順次コンタクトホールに充填されるように堆積し、続いて、CMP法により堆積膜における第1の層間絶縁膜15上に残る部分を除去することにより、MOSトランジスタのドレイン拡散層14Aと接続する第1プラグ16を第1の層間絶縁膜15に形成する。続いて、スパッタ法により、第1の層間絶縁膜15の上に、膜厚が約10nmのチタン及び膜厚が約10nmのタングステンを順次堆積し、その後、リソグラフィ法及びドライエッチング法により、堆積した金属積層膜をパターニングして、該金属積層膜から、第

1プラグ16と接続されるビット線17を形成する。

[0067]

# [下部水素バリア膜形成]

次に、図2(c)に示すように、CVD法により、第1の層間絶縁膜15の上 にビット線17を含む全面にわたって酸化シリコンを堆積した後、CMP法によ り、堆積した酸化シリコンに対してビット線17の上側部分の膜厚が約100n mとなるように平坦化して、酸化シリコンからなる第2の層間絶縁膜18を形成 する。続いて、CVD法により、第2の層間絶縁膜18の上に、膜厚が約100 nmの窒化シリコンからなる絶縁性下部水素バリア膜19を堆積する。その後、 リソグラフィ法及びドライエッチング法により、MOSトランジスタのソース領 域14B及び配線用拡散層14Cの上側部分に、ソース拡散層14B及び配線用 拡散層14Cをそれぞれ露出するコンタクトホールを形成する。続いて、CVD 法により、絶縁性下部水素バリア膜19の上に、膜厚が約10nmのチタン、膜 厚が約20nmの窒化チタン及び膜厚が約300nmのタングステンを順次コン タクトホールに充填されるように堆積し、続いて、CMP法により堆積膜におけ る絶縁性下部水素バリア膜19の上に残る部分を除去することにより、MOSト ランジスタのソース拡散層14B及び配線用拡散層14Cとそれぞれ接続する第 2プラグ20を、絶縁性下部水素バリア膜19、第2の層間絶縁膜18及び第1 の層間絶縁膜15にわたって形成する。

[0068]

次に、図3(a)に示すように、スパッタ法により、絶縁性下部水素バリア膜19の上に第2プラグ20を含む全面にわたって、膜厚が約50nmの窒化チタンアルミニウム、膜厚が約50nmのイリジウム及び膜厚が約50nmの酸化イリジウムを順次堆積する。続いて、リソグラフィ法及びドライエッチング法により、これら積層膜に対して各第2プラグ20を含むように順次パターニングを行なって、窒化チタンアルミニウムからなる導電性下部水素バリア膜21と、イリジウム及び酸化イリジウムからなる酸素バリア膜22とを形成する。これにより、導電性下部水素バリア膜21は、その下面の中央部において第2プラグ20と接続する一方、その周縁部において絶縁性下部水素バリア膜19と接続する。

[0069]

# [キャパシタ形成]

次に、図3(b)に示すように、CVD法により、絶縁性下部水素バリア膜1 9の上に酸素バリア膜22を含む全面にわたって酸化シリコンを堆積した後、C MP法により、堆積した酸化シリコンに対して酸素バリア膜22の上側部分の膜 厚が約500nmとなるように平坦化して、酸化シリコンからなる第3の層間絶 縁膜23を形成する。続いて、リソグラフィ法及びドライエッチング法により、 第3の層間絶縁膜23における各酸素バリア膜22の上側部分に該酸素バリア膜 23を露出するコンタクトホール23aを形成する。ここで、該コンタクトホー ルの壁面及び底面上にはキャパシタを形成するため、その壁面のカバレッジの向 上を図るために上方が広がるテーパー形状とすることが好ましい。続いて、スパ ッタ法により、第3の層間絶縁膜23の上にコンタクトホール23aの壁面及び 底面を含む全面にわたって、膜厚が約5 n mの酸化イリジウム及び膜厚が約50 nmの白金を順次堆積する。その後、リソグラフィ法及びドライエッチング法に より、堆積膜をコンタクトホール23aを含む領域でパターニングして、該堆積 膜から下部電極24を形成する。続いて、有機金属気相堆積(MOCVD)法に より、第3の層間絶縁膜23の上にコンタクトホール23aを含む全面にわたっ て、膜厚が約50nmで、ストロンチウム、ビスマス、タンタル及びニオブを主 成分とするビスマス層状ペロブスカイト型酸化物である強誘電体からなる容量絶 縁膜25を堆積する。その後、容量絶縁膜25に対して、複数の第2プラグ20 のうち端部に位置するプラグとそれと隣接するプラグとの間に、下部電極24を 露出する開口部25aを形成する。続いて、スパッタ法により、容量絶縁膜25 の上に膜厚が約50 n mの白金を堆積し、その後、堆積した白金を容量絶縁膜2 5と共に、下部電極24を含む領域でパターニングして、白金からなる上部電極 26を形成する。これにより、各コンタクトホール23aには、それぞれが下部 電極24、容量絶縁膜25及び上部電極26からなる複数のキャパシタ27が形 成され、それぞれ、下部電極24、酸素バリア膜22、導電性下部水素バリア膜 21及び第2プラグ20を介して、MOSトランジスタのソース拡散層14Bと 電気的に接続される。ここで、配線用拡散層14Cと接続される第2プラグ20

の上に形成されるキャパシタはダミーキャパシタ27Aとなる。

[0070]

# [上部水素バリア膜形成]

次に、図4に示すように、CVD法により、第3の層間絶縁膜23の上に、キャパシタ27の上部電極26を含む全面にわたって酸化シリコンを堆積した後、CMP法により、堆積した酸化シリコンに対して第3の層間絶縁膜23の上に位置する上部電極26の上側部分の膜厚が約300nmとなるように平坦化して、酸化シリコンからなる第4の層間絶縁膜28を形成する。続いて、リソグラフィ法及びドライエッチング法により、第4の層間絶縁膜28及び第3の層間絶縁膜23におけるキャパシタ列を覆う領域をマスクしてその外側部分を除去することにより、絶縁性下部水素バリア膜19を露出する。続いて、スパッタ法により、第4の層間層間絶縁膜28の上面及び端面、第3の層間絶縁膜23の端面並びに絶縁性下部水素バリア膜19の露出面上に、膜厚が約50nmの酸化チタンアルミニウムからなる上部水素バリア膜29を堆積する。これにより、上部水素バリア膜29は、キャパシタ列の外側において絶縁性下部水素バリア膜19と接続する。その後、上部水素バリア膜29における接続部29aの幅を約500nmだけ残すように、上部水素バリア膜29における接続部29aの幅を約500nmだけ残すように、上部水素バリア膜29における接続部29aの幅を約500nmだけ残すように、上部水素バリア膜29における接続部29aの幅を約500nmだけ残すように、上部水素バリア膜29における接続部29aの幅を約500nmだけ残すように、上部水素バリア膜29及び絶縁性下部水素バリア膜19におけるキャパシタ列の外側部分をドライエッチングにより除去する。

## [0071]

次に、図5に示すように、CVD法により、上部水素バリア膜29及び第2の 層間絶縁膜18の上に全面にわたって酸化シリコンを堆積した後、CMP法により、堆積した酸化シリコンに対して上部水素バリア膜29の上側部分の膜厚が約300nmとなるように平坦化して、酸化シリコンからなる第5の層間絶縁膜30を形成する。

[0072]

#### [配線形成]

次に、図6に示すように、第5の層間絶縁膜30におけるキャパシタ列の外側に、ビット線17を露出するコンタクトホールを選択的に形成する。続いて、CVD法により、第5の層間絶縁膜30の上に、膜厚が約10nmのチタン、膜厚

が約20nmの窒化チタン及び膜厚が約300nmのタングステンを順次コンタクトホールに充填されるように堆積し、続いて、CMP法により堆積膜における第5の層間絶縁膜30の上に残る部分を除去することにより、ビット線17と接続する第3プラグ31を第5の層間絶縁膜30に形成する。続いて、スパッタ法により、第5の層間絶縁膜30の上に第3プラグ31と接続されるように、膜厚が約10nmのチタン、膜厚が約50nmの窒化チタン、膜厚が約500nmのアルムミニウム及び膜厚が約50nmの窒化チタンを順次堆積し、その後、堆積した積層膜に対してドライエッチング法によりパターニングを行なって、積層膜から配線32を形成する。

#### [0073]

次に、図示はしていないが、多層配線の形成、保護膜の形成、及びパッドの形 成等の公知の製造プロセスにより、所望の半導体装置を得る。

# [0074]

このように、第1の実施形態に係る半導体装置の製造方法によると、複数のキャパシタ27を含むキャパシタ列の下側には、絶縁性下部水素バリア膜19が設けられ、キャパシタ列の上側及び側方は、絶縁性下部水素バリア膜19と接続部29aを持つ上部水素バリア膜29により囲まれている。さらに、絶縁性下部水素バリア膜19を貫通する第2プラグ20の上には、その周囲で絶縁性下部水素バリア膜19と接触し且つ第2プラグ20の上面を覆うように導電性下部水素バリア膜21が形成されているため、絶縁性下部水素バリア膜21が形成されているため、絶縁性下部水素バリア膜19と導電性下部水素バリア膜21との間から水素が浸入することがない。

#### . [0075]

また、いわゆるセルプレートであるキャパシタ27の上部電極26は、前述したように、キャパシタ列の端部に設けられたダミーキャパシタ27Aにより、半導体基板10の配線用拡散層14Cと電気的に接続が可能である。このため、上部水素バリア膜29に、上部電極26に対して電位を供給する配線の開口部を設ける必要がなくなるので、上部水素バリア膜29のバリア特性を維持できる。その上、半導体基板10に設けた配線用拡散層14Cは、MOSトランジスタのドレイン拡散層14A及びソース拡散層14Bと同一のイオン注入工程で形成する

ことができ、また、第2プラグ20及びダミーキャパシタ27Aは、キャパシタ列を形成する工程で同時に形成できるため、製造プロセスをわざわざ増やす必要がない。

[0076]

(第2の実施形態)

以下、本発明の第2の実施形態について図面を参照しながら説明する。

[0077]

図7は本発明の第2の実施形態に係る半導体装置の部分的な断面構成を示している。ここで、図7において、図1に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。

[0078]

第2の実施形態に係る半導体装置は、MOSトランジスタのソース拡散領域14B又は配線用拡散層14Cと接続される第2プラグ20の上面を覆う導電性下部水素バリア膜21を、ビット線17を覆う第2の層間絶縁膜18の上に直接に形成し、さらに、酸化チタンアルミニウムからなる絶縁性下部水素バリア膜39を、導電性下部水素バリア膜21及び酸素バリア膜22の側端面を覆うように第2の層間絶縁膜18上に形成する構成とする。

[0079]

以下、前記のように構成された半導体装置の製造方法について図面を参照しながら説明する。ここでは、第1の実施形態に係る製造方法との相違点のみを説明する。

[0080]

図8(a)、図8(b)及び図9は本発明の第2の実施形態に係る半導体装置の製造方法の一部の工程の断面構成を示している。

[0081]

[下部水素バリア膜形成]

図8(a)に示すように、第1の実施形態と同様に、酸化シリコンからなる第1の層間絶縁膜15の上に、膜厚が約10nmのチタン及び膜厚が約100nmのタングステンからなる積層構造を持つビット線17を選択的に形成する。続い

て、CVD法により、第1の層間絶縁膜15の上にビット線17を含む全面にわたって酸化シリコンを堆積した後、CMP法により、堆積した酸化シリコンに対してビット線17の上側部分の膜厚が約100nmとなるように平坦化して、酸化シリコンからなる第2の層間絶縁膜18を形成する。続いて、リソグラフィ法及びドライエッチング法により、MOSトランジスタのソース領域14B及び配線用拡散層14Cの上側部分に、各拡散層14B、14Cをそれぞれ露出するコンタクトホールを形成する。その後、CVD法により、第2の層間絶縁膜18の上に、膜厚が約10nmのチタン、膜厚が約20nmの窒化チタン及び膜厚が約300nmのタングステンを順次コンタクトホールに充填されるように堆積し、続いて、CMP法により堆積膜における第2の層間絶縁膜18の上に残る部分を除去することにより、MOSトランジスタのソース拡散層14B及び配線用拡散層14Cとそれぞれ接続する第2プラグ20を、第2の層間絶縁膜18及び第1の層間絶縁膜15にわたって形成する。

# [0082]

次に、図8(b)に示すように、スパッタ法により、第2の層間絶縁膜18の上に第2プラグ20を含む全面にわたって、膜厚が約50nmの窒化チタンアルミニウム、膜厚が約50nmのイリジウム及び膜厚が約50nmの酸化イリジウムを順次堆積する。続いて、リソグラフィ法及びドライエッチング法により、これら積層膜に対して各第2プラグ20を含むように順次パターニングを行なって、窒化チタンアルミニウムからなる導電性下部水素バリア膜21と、イリジウム及び酸化イリジウムからなる酸素バリア膜22とを形成する。

## [0083]

次に、図9に示すように、スパッタ法により、第2の層間絶縁膜18の上に、 導電性下部水素バリア膜21及び酸素バリア膜22を含む全面にわたって、膜厚 が約50nmの酸化チタンアルミニウムからなる絶縁性下部水素バリア膜39を 堆積する。これにより、絶縁性下部水素バリア膜39は、導電性下部水素バリア 膜21の側端面と接続する。その後、図示はしていないが、第3の層間絶縁膜2 3にコンタクトホール23aを形成する際に、絶縁性下部水素バリア膜39にお ける各導電性下部水素バリア膜21の上側部分をそれぞれ選択的に除去する。 [0084]

このように、第2の実施形態によると、第1の実施形態と同様に、複数のキャパシタ27を含むキャパシタ列の下側を覆う絶縁性下部水素バリア膜39及び導電性下部水素バリア膜21と、キャパシタ列の上側及び側方を覆う上部水素バリア膜29とを有している。このため、単位セルごとに水素バリア膜を設ける場合と異なり、セル面積を大きくすることなく横方向(基板面に平行な方向)に対する水素バリア性を確保することができる。

[0085]

その上、第2の実施形態においては、絶縁性下部水素バリア膜39は導電性下部水素バリア膜21の側端面と接触しているため、絶縁性下部水素バリア膜39と導電性下部水素バリア膜21との間から水素が浸入することがない。

[0086]

(第3の実施形態)

以下、本発明の第3の実施形態について図面を参照しながら説明する。

[0087]

図10は本発明の第3の実施形態に係る半導体装置の部分的な断面構成を示している。ここで、図10において、図1に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。

[0088]

第3の実施形態に係る半導体装置は、MOSトランジスタのソース拡散領域14B又は配線用拡散層14Cと接続される第2プラグ40の側部及び下部に、膜厚が約50nmの窒化チタンアルミニウムからなる導電性下部水素バリア膜40aを設ける構成とする。ここで、第2プラグ40の内部にはタングステンからなるプラグ本体40bが形成されている。

[0089]

また、各第2プラグ40と各キャパシタ27の下部電極24との間には、下層から膜厚が約10nmのチタン、膜厚が約50nmのイリジウム及び膜厚が約50nmの酸化イリジウムからなる酸素バリア膜42が、第2プラグ40を覆うように形成されている。

[0090]

以下、前記のように構成された半導体装置の製造方法について図面を参照しながら説明する。ここでも、第1の実施形態に係る製造方法との相違点のみを説明する。

[0091]

図11(a)、図11(b)及び図12は本発明の第3の実施形態に係る半導体装置の製造方法の一部の工程の断面構成を示している。

[0092]

[下部水素バリア膜形成]

図11(a)に示すように、第1の実施形態と同様に、酸化シリコンからなる第1の層間絶縁膜15の上に、膜厚が約10nmのチタン及び膜厚が約100nmのタングステンからなる積層構造を持つビット線17を選択的に形成する。続いて、CVD法により、第1の層間絶縁膜15の上にビット線17を含む全面にわたって酸化シリコンを堆積した後、CMP法により、堆積した酸化シリコンに対してビット線17の上側部分の膜厚が約100nmとなるように平坦化して、酸化シリコンからなる第2の層間絶縁膜18を形成する。続いて、CVD法により、第2の層間絶縁膜18の上に、膜厚が約100nmの窒化シリコンからなる絶縁性下部水素バリア膜19を堆積し、その後、リソグラフィ法及びドライエッチング法により、MOSトランジスタのソース領域14B及び配線用拡散層14Cの上側部分に、各拡散層14B、14Cをそれぞれ露出するコンタクトホール19aを形成する。

[0093]

次に、図11(b)に示すように、CVD法により、絶縁性下部水素バリア膜19の上にコンタクトホール19aの底面及び壁面上に堆積するように、膜厚が約50nmの窒化チタンアルミニウムからなる導電性下部水素バリア膜40aを堆積し、続いて、膜厚が約300nmのタングステンをコンタクトホール19aに充填されるように堆積する。その後、CMP法により堆積した積層膜における絶縁性下部水素バリア膜19の上に残る部分を除去することにより、コンタクトホール19aにおける導電性下部水素バリア膜40aの内側に、タングステンか

らなるプラグ本体40bが形成される。これにより、MOSトランジスタのソース拡散層14B及び配線用拡散層14Cとそれぞれ接続する第2プラグ40が、 絶縁性下部水素バリア膜19、第2の層間絶縁膜18及び第1の層間絶縁膜15 にわたって形成される。

[0094]

次に、図12に示すように、スパッタ法により、絶縁性下部水素バリア膜19の上に第2プラグ40を含む全面にわたって、膜厚が約10nmのチタン、膜厚が約50nmのイリジウム及び膜厚が約50nmの酸化イリジウムを順次堆積する。続いて、リソグラフィ法及びドライエッチング法により、これら積層膜に対して各第2プラグ40を含むようにパターニングを行なって、下層からチタン、イリジウム及び酸化イリジウムからなる酸素バリア膜22を形成する。

[0095]

このように、第3の実施形態によると、第1の実施形態と同様に、複数のキャパシタ27を含むキャパシタ列の下側を覆う絶縁性下部水素バリア膜39及び導電性下部水素バリア膜40aと、キャパシタ列の上側及び側方を覆う上部水素バリア膜29とを有している。このため、単位セルごとに水素バリア膜を設ける場合と異なり、セル面積を大きくすることなく横方向(基板面に平行な方向)に対する水素バリア性を確保することができる。

[0096]

その上、第3の実施形態においては、導電性下部水素バリア膜40aをコンタクトホール19aの底面及び壁面上に設けており、絶縁性下部水素バリア膜19のコンタクトホール19a側の端面と接触しているため、絶縁性下部水素バリア膜19と導電性下部水素バリア膜40aとの間から水素が浸入することがない。

[0097]

(第4の実施形態)

以下、本発明の第4の実施形態について図面を参照しながら説明する。

[0098]

図13本発明の第4の実施形態に係る半導体装置の部分的な断面構成を示している。ここで、図13において、図1に示す構成部材と同一の構成部材には同一

の符号を付すことにより説明を省略する。

[0099]

第4の実施形態に係る半導体装置は、上部水素バリア膜29における絶縁性下部水素バリア膜19との接続部29aを、第3の層間絶縁膜23及び第4の層間 絶縁膜28に設けた溝部28aの底面上に設ける構成とする。

[0100]

以下、前記のように構成された半導体装置の製造方法について図面を参照しながら説明する。ここでも、第1の実施形態に係る製造方法との相違点のみを説明する。

[0101]

図14~図16は本発明の第4の実施形態に係る半導体装置の製造方法の一部 の工程の断面構成を示している。

[0102]

[上部水素バリア膜形成]

図14に示すように、CVD法により、第3の層間絶縁膜23の上に、キャパシタ27の上部電極26を含む全面にわたって酸化シリコンを堆積した後、CMP法により、堆積した酸化シリコンに対して第3の層間絶縁膜23の上に位置する上部電極26の上側部分の膜厚が約300nmとなるように平坦化して、酸化シリコンからなる第4の層間絶縁膜28を形成する。続いて、リソグラフィ法及びドライエッチング法により、第4の層間絶縁膜28及び第3の層間絶縁膜23に、キャパシタ列を囲むと共に絶縁性下部水素バリア膜19を露出する溝部28aを形成する。

[0103]

次に、図15に示すように、スパッタ法により、第4の層間層間絶縁膜28の上面に溝部28aの底面及び壁面上を含む全面にわたって、膜厚が約50nmの酸化チタンアルミニウムからなる上部水素バリア膜29を堆積する。これにより、上部水素バリア膜29には、絶縁性下部水素バリア膜19との接続部29aが、第4の層間層間絶縁膜28におけるキャパシタ列の外側に設けた溝部28aの底面に形成される。

# [0104]

次に、図16に示すように、上部水素バリア膜29における溝部28aの外側部分を選択的に除去する。その後、CVD法により、溝部28aを含む上部水素バリア膜29の上に全面にわたって酸化シリコンを堆積した後、CMP法により、堆積した酸化シリコンに対して上部水素バリア膜29の上側部分の膜厚が約300nmとなるように平坦化して、酸化シリコンからなる第5の層間絶縁膜30を形成する。

# [0105]

なお、第4の実施形態においては、第3の層間絶縁膜23を堆積するよりも前に、絶縁性下部水素バリア膜19における溝部28aの形成領域よりも外側を除去するとよい。

#### [0106]

このように、第4の実施形態によると、第1の実施形態と同様に、複数のキャパシタ27を含むキャパシタ列の下側を覆う絶縁性下部水素バリア膜19及び導電性下部水素バリア膜21と、キャパシタ列の上側及び側方を覆う上部水素バリア膜29とを有している。このため、単位セルごとに水素バリア膜を設ける場合と異なり、セル面積を大きくすることなく横方向(基板面に平行な方向)に対する水素バリア性を確保することができる。

## [0107]

その上、上部水素バリア膜29を絶縁性下部水素バリア膜19と接続するための接続部29aを形成する際に、第4の層間絶縁膜28及び第3の層間絶縁膜23に対して溝部28aを設ける構成としている。その結果、半導体基板10の上には、第4の層間絶縁膜28及び第3の層間絶縁膜23の大部分が除去されずに残るため、上部水素バリア膜29をパターニングする際に、キャパシタ列の上に形成するレジストパターンの膜厚が小さくなることがない。その上、上部水素バリア膜29を覆う第5の層間絶縁膜30の平坦度も向上する。

#### [0108]

なお、第4の実施形態においても、第2の実施形態のように絶縁性下部水素バリア膜を、導電性下部水素バリア膜の端面と接続する構成としても良く、また、

第3の実施形態のように第2プラグの底面及び側面に形成する構成としても良い

[0109]

(第5の実施形態)

以下、本発明の第5の実施形態について図面を参照しながら説明する。

[0.110]

図17は本発明の第5の実施形態に係る半導体装置の部分的な断面構成を示している。ここで、図17において、図1に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。

[0111]

第5の実施形態に係る半導体装置は、上部水素バリア膜29を、キャパシタ列の下側に設けられた絶縁性下部水素バリア膜19と直接に接続する代わりに、キャパシタ列が配置される第3の層間絶縁膜23におけるキャパシタ列の外側の領域に絶縁性下部水素バリア膜19を露出する溝部23bを形成し、形成された溝部23bの底面及び壁面上に、膜厚が約50nmの酸化チタンアルミニウムからなる側壁水素バリア膜49を形成する構成とする。これにより、側壁水素バリア膜49には、溝部23bの底部に第1の接続部49aが形成される。

[0112]

さらに、上部水素バリア膜29と側壁水素バリア膜49の外側部分とに第2の接続部29aが設けられている。これにより、キャパシタ列は、絶縁性下部水素バリア膜19、導電性下部水素バリア膜21、側壁水素バリア膜49及び上部水素バリア膜29により覆われる。

[0113]

図18~図20は本発明の第5の実施形態に係る半導体装置の製造方法の一部の工程の断面構成を示している。

[0114]

[上部水素バリア膜形成]

図18に示すように、リソグラフィ法及びドライエッチング法により、第3の 層間絶縁膜23に対してキャパシタ列を囲み且つ絶縁性下部水素バリア膜19を 露出する溝部23bを形成する。

[0115]

次に、図19に示すように、スパッタ法により、第3の層間絶縁膜23における講部23bの底面及び壁面上に、膜厚が約50nmの酸化チタンアルミニウムからなる側壁水素バリア膜49を堆積する。これにより、堆積した側壁水素バリア膜49は溝部23bの底部で絶縁性下部水素バリア膜19と接続される第1の接続部49aが形成される。続いて、側壁水素バリア膜49に対して溝部23bを含む領域でパターニングする。

[0116]

次に、図20に示すように、CVD法により、第3の層間絶縁膜23の上に、 キャパシタ27の上部電極26及び側壁水素バリア膜49を含む全面にわたって 酸化シリコンを堆積した後、CMP法により、堆積した酸化シリコンに対して、 第3の層間絶縁膜23の上に位置する上部電極26の上側部分の膜厚が約300 mmとなるように平坦化して、酸化シリコンからなる第4の層間絶縁膜28を形 成する。続いて、リソグラフィ法及びドライエッチング法により、第4の層間絶 縁膜28におけるキャパシタ列を覆う領域をマスクしてその外側部分を除去する ことにより、側壁水素バリア膜49の外側の上端部を露出する。続いて、スパッ タ法により、第4の層間層間絶縁膜28の上面、第3の層間絶縁膜23の上面並 びに側壁水素バリア膜49の露出面上に、膜厚が約50nmの酸化チタンアルミ ニウムからなる上部水素バリア膜29を堆積する。これにより、上部水素バリア 膜29は側壁水素バリア膜49と接続する。その後、上部水素バリア膜29にお ける第2の接続部29aの幅を約500nmだけ残すように、上部水素バリア膜 29及び側壁水素バリア膜49におけるキャパシタ列の外側部分をドライエッチ ングにより除去する。続いて、CVD法により、上部水素バリア膜29及び第3 の層間絶縁膜23の上に全面にわたって酸化シリコンを堆積した後、CMP法に より、堆積した酸化シリコンに対して上部水素バリア膜29の上側部分の膜厚が 約300nmとなるように平坦化して、酸化シリコンからなる第5の層間絶縁膜 30を形成する。

[0117]

なお、第5の実施形態においては、第3の層間絶縁膜23を堆積するよりも前に、絶縁性下部水素バリア膜19における溝部23bの形成領域よりも外側を除去するとよい。

## [0118]

このように、第5の実施形態によると、複数のキャパシタ27を含むキャパシタ列の下側を覆う絶縁性下部水素バリア膜19及び導電性下部水素バリア膜21 と、キャパシタ列の側方を覆う側壁水素バリア膜49と、キャパシタ列の上方を覆う上部水素バリア膜29とを有している。このため、単位セルごとに水素バリア膜を設ける場合と異なり、セル面積を大きくすることなく横方向(基板面に平行な方向)に対する水素バリア性を確保することができる。

### [0119]

その上、側壁水素バリア膜49は、上部水素バリア膜29と独立しており共用 しない構成であるため、各キャパシタ27の段差が比較的に大きい場合であって も、上部水素バリア膜29のカバレッジが良好となる。

## [0120]

なお、第5の実施形態においても、第2の実施形態のように絶縁性下部水素バリア膜を、導電性下部水素バリア膜の端面と接続する構成としても良く、また、第3の実施形態のように第2プラグの底面及び側面に形成する構成としても良い

### [0121]

また、第 $1\sim$ 第5の各実施形態においては、絶縁性を有する水素バリア層に酸化チタンアルミニウム(TiAlO)を用いたが、これに代えて、酸化アルミニウム(Al $_2$ O $_3$ )又は酸化タンタルアルミニウム(TaAlO)を用いても良い。また、これらのうちの少なくとも2つを含む積層膜としても良い。

### [0122]

また、各実施形態においては、導電性を有するバリア層に窒化チタンアルミニウム (TiAlN) を用いたが、これに代えて、チタンアルミニウム (TiAl)、窒化珪化チタン (TiSiN)、窒化タンタル (TaN)、窒化珪化タンタル (TaSiN)、窒化タンタルアルミニウム (TaAlN)及びタンタルアル

ミニウム(TaA1)のうちのいずれか1つ、又はこれらのうちの少なくとも2 つを含む積層膜としても良い。

## [0123]

## 【発明の効果】

本発明に係る半導体装置及びその製造方法によると、複数のキャパシタを含む キャパシタ列は上下を含めその周囲を水素バリア膜により覆われているため、各 キャパシタを構成する容量絶縁膜の水素による劣化を防止することができる。そ の上、水素バリア膜は、個々のキャパシタを覆うのではなく、キャパシタ列を覆 うため、単位セルの面積を小さくすることができる。

### 【図面の簡単な説明】

## 【図1】

本発明の第1の実施形態に係る半導体装置を示す部分的な構成断面図である。

## 【図2】

(a)~(c)は本発明の第1の実施形態に係る半導体装置の製造方法を示す 工程順の構成断面図である。

#### 【図3】

(a) 及び(b) は本発明の第1の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。

### 【図4】

本発明の第1の実施形態に係る半導体装置の製造方法を示す工程順の構成断面 図である。

#### 【図5】

本発明の第1の実施形態に係る半導体装置の製造方法を示す工程順の構成断面 図である。

### 【図6】

本発明の第1の実施形態に係る半導体装置の製造方法を示す工程順の構成断面 図である。

## 【図7】

本発明の第2の実施形態に係る半導体装置を示す部分的な構成断面図である。

【図8】

(a)及び(b)は本発明の第2の実施形態に係る半導体装置の製造方法を示す一部の工程の構成断面図である。

【図9】

本発明の第2の実施形態に係る半導体装置の製造方法を示す一工程の構成断面 図である。

【図10】

本発明の第3の実施形態に係る半導体装置を示す部分的な構成断面図である。

【図11】

(a)及び(b)は本発明の第3の実施形態に係る半導体装置の製造方法を示す一部の工程の構成断面図である。

【図12】

本発明の第3の実施形態に係る半導体装置の製造方法を示す一工程の構成断面 図である。

【図13】

本発明の第4の実施形態に係る半導体装置を示す部分的な構成断面図である。

【図14】

本発明の第4の実施形態に係る半導体装置の製造方法を示す一工程の構成断面 図である。

【図15】

本発明の第4の実施形態に係る半導体装置の製造方法を示す一工程の構成断面 図である。

【図16】

本発明の第4の実施形態に係る半導体装置の製造方法を示す一工程の構成断面 図である。

【図17】

本発明の第5の実施形態に係る半導体装置を示す部分的な構成断面図である。

【図18】

本発明の第5の実施形態に係る半導体装置の製造方法を示す一工程の構成断面

図である。

## 【図19】

本発明の第5の実施形態に係る半導体装置の製造方法を示す一工程の構成断面 図である。

## 【図20】

本発明の第5の実施形態に係る半導体装置の製造方法を示す一工程の構成断面 図である。

## 【図21】

(a)~(c)は従来の強誘電体又は高誘電体を用いた容量絶縁膜を有する半 導体装置の製造方法を示す工程順のの構成断面図である。

### ·【図22】

(a) 及び(b) は従来の強誘電体又は高誘電体を用いた容量絶縁膜を有する 半導体装置の製造方法を示す工程順のの構成断面図である。


# 【符号の説明】

- 10 半導体基板
- 11 素子分離領域
- 12 ゲート絶縁膜
- 13 ゲート電極
- 14A ドレイン拡散層
- 14B ソース拡散層
- 14C 配線用拡散層
- 15 第1の層間絶縁膜
- 16 第1プラグ
- 17 ビット線
- 18 第2の層間絶縁膜
- 19 絶縁性下部水素バリア膜
- 19a コンタクトホール
- 20 第2プラグ
- 21 導電性下部水素バリア膜


## 特2002-329425

2 2 酸素バリア膜 2 3 第3の層間絶縁膜 2 3 a コンタクトホール 2 3 b 溝部 2 4 下部電極 2 5 容量絶縁膜 2 5 a 開口部 2 6 上部電極 2 7 キャパシタ 27 A ダミーキャパシタ 28 第4の層間絶縁膜 28 a 溝部 29 上部水素バリア膜 29 a 接続部 29 a 第2の接続部 3 0 第5の層間絶縁膜 3 1 第3プラグ 3 2 配線 3 9 絶縁性下部水素バリア膜 第2プラグ 4 0 4 0 a 導電性下部水素バリア膜 40 b プラグ本体 側壁水素バリア膜 49 49 a 第1の接続部


【書類名】図面【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】




【図17】




【図18】




[図19]





【図20】




【図21】








【図22】





【書類名】

要約書

【要約】

【課題】 強誘電体又は高誘電体を用いた容量絶縁膜を有する半導体装置に おいて、容量絶縁膜の水素による劣化を防止しながら、単位セルの面積を小さく することができるようにする。

【解決手段】 半導体基板10に形成されたセル選択用のトランジスタと、各トランジスタのソース拡散層14Bと接続され、それぞれが強誘電体からなる容量絶縁膜25を有する複数のキャパシタ27を含むキャパシタ列と、キャパシタ列よりも下方に形成されたビット線17とを備えている。キャパシタ列は上下を含めその周囲を水素バリア膜により覆われており、該水素バリア膜は、トランジスタとキャパシタ27の間に形成された導電性下部水素バリア膜21と、ビット線17及びキャパシタ列の間に形成された絶縁性下部水素バリア膜19と、キャパシタ列の上側に形成された上部水素バリア膜29とから構成されている。

【選択図】

図 1

# 出願人履歴情報

識別番号

[000005821]

1. 変更年月日

1990年 8月28日

[変更理由]

新規登録

住 所

大阪府門真市大字門真1006番地

氏 名

松下電器産業株式会社